16/12/2018, hardwarebee
从使用VHDL或Verlog描述的设计创建网络列表的过程。合成是ASIC或FPGA设计流程中的一个步骤。
不要错过任何更新!
(电子设计、FPGA设计、嵌入式软件服务、PCB设计、交钥匙)
与我们合作